Logo du site
Laurent CAPOCCHI | Università di Corsica
Recherche  |

Thèse de doctorat

Résumé

Au cours des trois années de thèse (2002-2005) au sein du laboratoire Sciences Pour l’Environnement (SPE) de l’Université de Corse « Pasquale Paoli » (UDCPP), nous avons étudié la possibilité de mettre en place un formalisme permettant de modéliser et de simuler de manière concurrente plusieurs expériences (simulations)
pour un système complexe. En effet, il est actuellement possible de modéliser et de simuler les comportements des systèmes grâce à des formalismes en ayant recourt soit à une exécution de plusieurs simulations en série, soit à l’exécution de plusieurs simulations en parallèle. Dans tous les cas ces algorithmes ne sont pas génériques et nécessitent des grandes capacités mémoires ainsi qu’une mise en oeuvre importante de la part des
utilisateurs.

Une solution intéressante consistait à exploiter les algorithmes de la SCC Simulation Comparative et Concurrente (SCC) car ils permettent d’exécuter plusieurs expériences au cours d’une seule simulation. Bien que ces algorithmes soient connus, ils sont peu implémentés car il sont complexes et difficiles à mettre en oeuvre. Partant de ce constat, l’objectif que nous nous étions fixé était de développer un algorithme de la SCC et d’intégrer celui-ci à un formalisme de spécifications des systèmes à évènements discrets : le formalisme DEVS. Cette intégration permet de simuler
automatiquement et rapidement les comportements des systèmes sur des machines mono-processeur.

Le domaine d’application que nous avions choisi pour la validation de notre approche est celui de la Simulation de Fautes Concurrente (SFC) dans le domaine du test de circuits digitaux décrits à partir d’une vue comportementale. Ce choix est dû au fait que le laboratoire SPE a de l’expérience dans ce domaine et de plus, c’est le premier domaine d’application de la SCC. La problématique consistait à simuler les fautes comportementales des circuits digitaux qui sont décrits à l’aide de langages de description matérielle de haut niveau comme le VHDL 4.

La démarche adoptée pour atteindre notre objectif reposait sur quatre points :

  1. Nous avons étudié les algorithmes de la SFC ;
  2. Nous avons étudié le formalisme DEVS ;
  3. Nous avons intégré ces algorithmes au formalisme DEVS afin de proposer le formalisme BFS-DEVS qui permet de modéliser et de simuler de manière concurrente les comportements fautifs des systèmes à événements discrets ;
  4. Nous avons étudié le domaine du test comportemental des circuits digitaux et plus particulièrement le langage VHDL ;
  5. Enfin, nous avons appliqué le formalisme BFS-DEVS au test comportemental des benchmarks développés par le groupe CAD de l’Université polytechnique de Turin 5.
Fichiers
Page mise à jour le 13/03/2019 par CAPOCCHI LAURENT